Что такое тайминги? Оптимальное значение для опции Command rate Оперативная память 1t или 2t.

#Тайминги #CL

Введение

Модули памяти DDR и DDR2 классифицируются по максимальной частоте, на которой они могут работать. Но, помимо частоты, есть и другие параметры, определяющие производительность памяти – это тайминги. Тайминги – это числа, такие как 2-3-2-6-T1, 3-4-4-8 или 2-2-2-5, чем меньше числа, тем лучше. Давайте разберемся, что обозначает каждая цифра этих чисел.

Модули памяти DDR и DDR2 маркируются по классификации DDRxxx/PCyyyy.

Первое число – xxx – указывает максимальную тактовую частоту, на которой могут работать чипы памяти. Например, максимальная частота, на которой могут работать модули DDR400 – 400 МГц, а модули DDR2-667 могут работать на частотах до 667 МГц. Нужно уточнить, что это не реальная тактовая частота ячеек памяти – их рабочая частота в случае с DDR равна половине, а DDR2 - четверти частоты, указываемой в маркировке модулей. То есть, модули памяти DDR400 работают на частоте 200 МГц, а модули DDR2-667 на частоте 166 МГц, но с контроллером памяти и DDR, и DDR-II сообщаются на половине частоты, указанной в маркировке (т.е. 200 и 333МГц, соотвественно), поэтому в дальнейшем именно такая частота будет подразумеваться под реальной рабочей.

Второе число – yyyy – указывает максимальную скорость передачи данных в МБ/с.

Максимальная скорость передачи данных у модулей DDR400 равна 3200 МБ/с, следовательно, их маркируют PC3200. Модули DDR2-667 передают данные со скоростью 5336 МБ/с, и их маркируют как PC2-5400. Как видите, после “DDR” или "PC" мы ставим цифру "2", чтобы указать, что речь идет о памяти DDR2, а не DDR.

Первая классификация – DDRxxx – является стандартной для классификации чипов памяти, вторая – PCyyyy – для модулей памяти. На рисунке 1 представлен модуль памяти PC2-4200 компании Corsair, который сделан на чипах DDR2-533.


Модуль памяти DDR2-533/PC2-4200

Максимальную рабочую частоту модуля памяти можно рассчитать по следующей формуле:

максимальная теоретическая скорость передачи данных = тактовая частота x число битов / 8

Так как DIMM модули передают одновременно 64 бита, то “число битов” будет 64. Так как 64 / 8 равно 8, то эту формулу можно упростить:

максимальная теоретическая скорость передачи данных = тактовая частота x 8

Если модуль памяти установлен в компьютере, шина памяти которого работает на более низкой тактовой частоте, то максимальная скорость передачи данных у этого модуля памяти будет ниже его максимальной теоретической скорости передачи данных. На практике непонимание этого факта встречается довольно часто.

Например, Вы купили 2 модуля памяти DDR500/PC4000. Даже при том, что они маркированы как DDR500, в вашей системе они не будут автоматически работать на частоте 500 МГц. Это максимальная тактовая частота, которую они поддерживают, но она не всегда совпадает с той тактовой частотой, на которой они будут работать. Если Вы установите их в обычный персональный компьютер, поддерживающий модули DDR, то эти модули памяти будут работать на частоте 400 МГц (DDR400) – максимальной частоте стандарта DDR. При этом максимальная скорость передачи данных будет равна 3200 МБ/с (или 6400 МБ/с, если модули памяти работают в двухканальном режиме). Таким образом, модули не будут автоматически работать на частоте 500 МГц, и не достигнут скорости передачи данных в 4000 МБ/с.

Зачем же, в таком случае, такие модули покупают? Для разгона. Так как изготовитель гарантирует, что эти модули могут работать на частотах до 500 МГц, Вы знаете, что можно поднять частоту шины памяти до 250 МГц, и таким образом увеличить быстродействие компьютера. Но это можно будет сделать при условии, что материнская плата компьютера поддерживает такой разгон. Поэтому, если Вы не хотите «разгонять» свой компьютер, то бесполезно покупать модули памяти с маркировкой по тактовой частоте выше, чем обычная частота шины памяти материнской платы.

Для среднего пользователя этой информации о модулях памяти DDR/DDR2 достаточно. Продвинутому же пользователю нужно знать ещё об одной характеристике: темповости работы памяти, или, как ещё называют совокупность временных параметров работы памяти – тайминги, задержки или латентность. Рассмотрим эти параметры модулей памяти подробнее.

Тайминги

Именно из-за разницы в таймингах, 2 модуля памяти, имеющие одну и ту же теоретическую максимальную скорость передачи данных, могут иметь разную пропускную способность. Почему так может быть, если оба модуля работают на одной и той же частоте?

Для выполнения каждой операции чипу памяти нужно вполне определенное время – тайминги как раз и определяют это время, выраженное в количестве циклов тактовой частоты шины памяти. Приведем пример. Рассмотрим самый известный параметр, который называют CAS Latency (или CL, или "время доступа"), который указывает, через сколько тактовых циклов модуль памяти выдает запрошенные центральным процессором данные. Модуль памяти с CL 4 запоздает с ответом на 4 тактовых цикла, тогда как модуль памяти с CL 3 запаздывает на 3 тактовых цикла. Хотя оба модуля могут работать на одной и той же тактовой частоте, второй модуль будет работать быстрее, поскольку он будет выдавать данные быстрее, чем первый. Эта проблема известна под названием "время ожидания".

Тайминги памяти обозначаются рядом чисел, например, так: 2-3-2-6-T1, 3-4-4-8 или 2-2-2-5. Каждое из этих чисел указывают, за сколько тактовых циклов память выполняет определенную операцию. Чем меньше эти числа, тем быстрее память.


DDR2 модуль памяти с таймингами 5-5-5-15

Числа таймингов указывают параметры следующих операций: CL-tRCD-tRP-tRAS-CMD. Чтобы было понятнее, представьте себе, что память организована в виде двумерной матрицы, где данные хранятся на пересечении строк и столбцов.

CL : CAS Latency – время, проходящее с момента посыла команды в память до начала ответа на этот запрос. То есть это время, которое проходит между запросом процессора некоторых данных из памяти и моментом выдачи этих данных памятью.

tRCD : задержка от RAS до CAS – время, которое должно пройти с момента обращения к строке матрицы (RAS), до момента обращения к столбцу матрицы (CAS), в которых хранятся нужные данные.

tRP : RAS Precharge – интервал времени с момента закрытия доступа к одной строке матрицы и началом доступа к другой строке данных.

tRAS – пауза, которая нужна памяти, чтобы вернуться в состояние ожидания следующего запроса.

CMD : Скорость поступления команды (Command Rate) – время с момента активации чипа памяти до момента, когда можно будет обратиться к памяти с первой командой. Иногда этот параметр не указывается. Обычно это T1 (1 тактовый цикл) или T2 (2 тактовых цикла).

Обычно у пользователя есть 2 возможности. При конфигурации компьютера использовать стандартные тайминги памяти. В большинстве случаев для этого при настройке материнской платы в пункте конфигурации памяти нужно выбрать параметр "авто". Можно также вручную сконфигурировать компьютер, выбрав более низкие тайминги, что может увеличить производительность системы. Нужно заметить, что не все материнские платы позволяют изменять тайминги памяти. Кроме того, некоторые материнские платы могут не поддерживать очень низкие тайминги, из-за чего они могут сконфигурировать ваш модуль памяти так, что он будет работать с более высокими таймингами.

Конфигурирование таймингов памяти в настройках материнской платы

При разгоне памяти может случиться так, что для того, чтобы система работала устойчиво, вам, возможно, придется в настройках увеличить тайминги работы памяти. Вот здесь-то и могут быть очень интересные ситуации. Даже при том, что частота памяти будет поднята, из-за увеличения задержек в работе памяти её пропускная способность может уменьшиться.

В этом ещё одно преимущество скоростных модулей памяти, ориентированных на разгон. Помимо гарантии работы модуля памяти на маркированной тактовой частоте, изготовитель также гарантирует, что при этом Вы сможете сохранить паспортные тайминги модуля.

Возвращаясь к примеру с модулем памяти DDR500/PC4000 – даже при том, что с модулями DDR400/PC3200 Вы сможете достичь частоты в 500 МГц (250 МГц x2), для них, возможно, придется увеличить тайминги, в то время как для модулей DDR500/PC4000 изготовитель гарантирует, что Вы сможете достичь 500 МГц, сохранив указанные в маркировке тайминги.

CAS Latency (CL)

Как уже упоминалось выше, CAS Latency (CL) является очень важным параметром памяти. Он указывает, сколько тактовых циклов нужно памяти для выдачи запрашиваемых данных. Память с CL = 3 задержится с ответом на 3 тактовых цикла, а память с CL = 5 сделает то же самое только через 5 тактовых циклов. Таким образом, из двух модулей памяти, работающих на одной и той же тактовой частоте, тот модуль, у которого CL меньше, будет быстрее.

Обратите внимание, что здесь под тактовой частотой имеется в виду реальная тактовая частота, на которой работает модуль памяти – то есть половина указываемой частоты. Так как память DDR и DDR2 за один тактовый цикл может выдавать данные 2 раза, то для них указывается двойная реальная тактовая частота.

На рисунке 4 показан пример работы CL. На нем приведены 2 примера: для модуля памяти с CL = 3 и модуля памяти с CL = 5. Синим цветом обозначена команда "читать".

CAS Latency (CL)

Память с CL = 3 обеспечивает 40% преимущество по времени ожидания по сравнению с памятью с CL = 5, считая, что они обе работают на одной тактовой частоте.

Можно даже вычислить время задержки, после которого память начнет выдавать данные. Период каждого тактового цикла можно легко вычислить по следующей формуле:

Таким образом, период одного тактового цикла памяти DDR2-533, работающей на частоте 533 МГц (частота шины – 266,66 МГц) равен 3,75 нс (нс = наносекунда; 1 нс = 0,000000001 с). Имейте в виду, что при расчетах нужно использовать реальную тактовую частоту, которая равна половине номинальной частоты. Таким образом, память DDR2-533 задержит выдачу данных на 18,75 нс, если CL =5, и на 11,25 нс, если CL =3.

Память SDRAM, DDR и DDR2 поддерживает пакетный режим выдачи данных, когда задержка перед выдачей следующей порции данных составляет всего один тактовый цикл, если эти данные располагаются по адресу, следующему за текущим адресом. Поэтому, в то время как первые данные выдаются с задержкой на CL тактовых циклов, следующие данные будут выдаваться сразу же за первыми, не задерживаясь ещё на CL циклов.

Задержка от RAS до CAS (RAS to CAS Delay )

Каждый чип памяти внутренне организован как двумерная матрица. В каждом пересечении строк и столбцов имеется маленький конденсатор, который отвечает за сохранение “0” или “1” – единиц информации, или данных. Процедура доступа к хранящимся в памяти данным состоит в следующем: сначала активируется строка с нужными данными, затем столбец. Эта активация происходит по двум контрольным сигналам – RAS (Row Address Strobe) и CAS (Column Address Strobe). Чем меньше временной интервал между этими двумя сигналами, тем лучше, поскольку данные будут считываться быстрее. Это время называется задержкой от RAS до CAS (RAS to CAS Delay ). Это иллюстрирует рисунок 5 – в данном случае для памяти с tRCD = 3.

RAS to CAS Delay (tRCD)

Как видите, задержка от RAS до CAS является также числом тактовых циклов, проходящих с момента прихода команды “Active” (активировать) до команды "чтение" или "запись".

Как и в случае с CAS Latency, RAS to CAS Delay имеет дело с реальной тактовой частотой (которая равна половине маркировочной частоты), и чем меньше этот параметр, тем быстрее работает память, так как в этом случае чтение или запись данных начинается быстрее.

RAS Precharge (tRP)

После получения данных из памяти, нужно послать в память команду Precharge, чтобы закрыть строку памяти, из которой считывались данные, и разрешить активацию другой строки. RAS Precharge time (tRP) – временной интервал между командой Precharge и моментом, когда память сможет принять следующую команду активации – Active. Как мы узнали в предыдущем разделе, команда “active” запускает цикл чтения или записи.

RAS Precharge (tRP)

На рисунке 6 приведен пример для памяти с tRCD = 3.

Как и в случае с другими параметрами, RAS Precharge имеет дело с реальной тактовой частотой (которая равна половине маркировочной частоты), и чем меньше этот параметр, тем быстрее работает память, так как в этом случае команда “active” поступает быстрее.

Суммируя рассмотренное выше, получаем, что время, которое проходит с момента выдачи команды Precharge (закрыть строку и …) до фактического получения данных процессором равно tRP + tRCD + CL.

Другие параметры

Рассмотрим 2 других параметра – Active to Precharge Delay (tRAS) и Command Rate (CMD). Как и в случае с другими параметрами, эти 2 параметра имеют дело с реальной тактовой частотой (которая равна половине маркировочной частоты), и чем меньше эти параметры, тем быстрее память.

Active to Precharge Delay (tRAS): если в память поступила команда “Active”, то следующая команда “Precharge” не будет восприниматься памятью, пока не пройдет время равное tRAS. Таким образом, этот параметр определяет временной предел, после которого память может начать считывать (или записывать) данные из другой строки.

Command Rate (CMD) – отрезок времени с момента активации чипа памяти (прихода сигнала на вывод CS – Chip Select [выбор чипа]) до того как чип сможет принять какую-нибудь команду. Этот параметр обозначается буквой “T” и может принимать значения 1Т или 2T – 1 тактовый цикл или 2 тактовых цикла, соответственно.

Наиболее точное определение таймингов (в т.ч. подтаймингов) - вот то о чем пойдёт речь в статье. Большинство статей в сети обладают ошибками и неточностями. Есть очень достойные материалы - статья Enot "Немного о работе DDR SDRAM и параметре Tras" . Единственный её минус - рассмотрены не все тайминги.


Для того чтобы начать изучение вопросов, посвящённых таймингам, следует узнать, как же, собственно, работает оперативная память. Ознакомиться с принципом я предлагаю в вышеупомянутой статье Enot. Выясним, что структура памяти напоминает таблицу, где сначала выбирают строку, а затем столбец; и что таблица эта разбита на банки, для памяти плотностью меньше 64Мбит (SDRAM) количеством 2 штуки, выше - 4 (стандартно). Спецификация память DDR2 SDRAM с чипами плотностью 1Гбит предусматривает уже 8 банков.
Также стоит упомянуть, что на открытие строки в используемом банке уходит больше времени, нежели в другом (т.к. используемую строку нужно сначала закрыть). Очевидно, что лучше новую строку открывать в новом банке (на этом основан принцип чередования строк).
Обычно на памяти (или в спецификации к ней) есть надпись вида 3-4-4-8 или 5-5-5-15. Это сокращённая запись (так называемая схема таймингов) основных таймингов памяти. Что же такое тайминги? Очевидно, что ни одно устройство не может работать с бесконечной скоростью. Значит, на выполнение любой операции уходит какое-либо время. Тайминги это задержка, устанавливающая время, необходимое на выполнение какой-либо команды, то есть время от отправки команды до её выполнения. А каждая цифра обозначает, какое именно время необходимо.
Теперь разберём каждый по очереди. Схема таймингов включает в себя задержки CL - Trcd -Trp -Tras соответственно.
Если вы внимательно читали статью, то узнали, что для работы с памятью необходимо для начала выбрать чип, с которым мы будем работать. Делается это командой CS # (Chip Select) . Затем выбирается банк и строка. Перед началом работы с любой строкой необходимо её активировать. Делается это командой выбора строки RAS # (при выборе строки она активируется). Затем (при операции линейного чтения) нужно выбрать строку командой CAS # (эта же команда инициирует чтение). Затем считать данные и закрыть строку, совершив предварительный заряд (precharge) банка.
Тайминги расположены по порядку следования в простейшем запросе (для простоты понимания). Сначала идут тайминги, затем подтайминги.
Trcd , RAS to CAS delay - время, необходимое для активизации строки банка, или минимальное время между подачей сигнала на выбор строки (RAS #) и сигнала на выбор столбца (CAS #).
CL, Cas Latency - минимальное время между подачей команды на чтение (CAS) и началом передачи данных (задержка чтения).
Tras, Active to Precharge - минимальное время активности строки, то есть минимальное время между активацией строки (её открытием) и подачей команды на предзаряд (начало закрытия строки). Строка не может быть закрыта раньше этого времени.
Trp, Row Precharge - время, необходимое для предварительного заряда банка (precharge). Иными словами, минимальное время закрытия строки, после чего можно активировать новую строку банка.
CR, Command Rate 1T/2T - Время, необходимое для декодирования контроллером команд и адресов. Иначе, минимальное время между подачей двух команд. При значении 1T команда распознаётся 1 такт, при 2T - 2 такта, 3T - 3 такта (пока только на RD 600).
Это всё основные тайминги. Остальные тайминги имеют меньшее влияние на производительность, а потому их называют подтаймингами.
Trc , Row Cycle Time, Activate to Activate/Refresh Time, Active to Active/Auto Refresh Time - минимальное время между активацией строк одного банка. Является комбинацией таймингов Tras + Trp - минимального времени активности строки и времени её закрытия (после чего можно открывать новую).
Trfc , Row Refresh Cycle Time, Auto Refresh Row Cycle Time, Refresh to Activate/Refresh Command Period, - минимальное время между командой на обновление строки и командой активизации, либо другой командой обновления.
Trrd , ACTIVE bank A to ACTIVE bank B command, RAS to RAS Delay, Row Active to Row Active - минимальное время между активацией строк разных банков. Архитектурно открывать строку в другом банке можно сразу за открытием строки в первом банке. Ограничение же чисто электрическое - на активацию уходит много энергии, а потому при частых активациях строк очень высока электрическая нагрузка на цепи. Чтобы её снизить, была введена данная задержка. Используется для реализации функции чередования доступа к памяти (interleaving).
Tccd , CAS to CAS Delay - минимальное время между двумя командами CAS #.
WR , Write Recovery, Write to Precharge - минимальное время между окончанием операции записи и подачей команды на предзаряд (Precharge) строки для одного банка.
WTR , Trd_wr, Write To Read - минимальное время между окончанием записи и подачей команды на чтение (CAS #) в одном ранке.
RTW , Read To Write - минимальное время между окончанием операции чтения и подачей команды на запись, в одном ранке.
Same Rank Write To Write delay - минимальное время между двумя командами на запись в одном ранке.
Different Rank Write to Write Delay - минимальное время между двумя командами на запись в разных ранках.
Twr_rd , Different Ranks Write To READ Delay - минимальное время между окончанием записи и подачей команды на чтение (CAS #) в разных ранках.
Same Rank Read To Read Delay - минимальная задержка между двумя командами на чтение в одном ранке.
Trd_rd , Different Ranks Read To Read Delay - минимальная задержка между двумя командами на чтение в разных ранках.
Trtp , Read to Precharge - минимальный интервал между подачей команды на чтение до команды на предварительный заряд.
Precharge to Precharge - минимальное время между двумя командами предварительного заряда.
Tpall_rp , Precharge All to Active Delay - задержка между командой Precharge All и командой на активацию строки.
Same Rank PALL to REF delay - устанавливает минимальное время между командой Precharge All и Refresh в одном ранке.
Different Rank REF to REF delay - устанавливает минимальную задержку между двумя командами на обновление (refresh) в разных ранках.
WL , Write Latency - задержка между подачей команды на запись и сигналом DQS. Аналог CL, но для записи.
Tdal , цитата из JEDEC 79-2C, p.74: auto precharge write recovery + precharge time (Twr+Trp).
Trcd_rd/Trcd_wr , Activate to Read/Write, RAS to CAS Read/Write Delay, RAW Address to Column Address for Read/Write - сочетание двух таймингов - Trcd (RAS to CAS) и rd/wr command delay. Именно последним и объясняется существование разных Trcd - для записи и чтения (Nf 2) и установки BIOS - Fast Ras to Cas .
Tck , Clock Cycle Time - период одного такта. Именно он и определяет частоту памяти. Считается она следующим образом: 1000/Tck = X Mhz (реальная частота) .
CS , Chip Select - время, необходимое на выполнения команды, подаваемой сигналом CS # для выбора нужного чипа памяти.
Tac , DQ output access time from CK - время от фронта такта до выдачи данных модулем.
Address and Command Setup Time Before Clock , время, на которое передача установок адресов команд будет предшествовать восходящему фронту такта.
Address and Command Hold Time After Clock , время, на которое будут "заперты" установки адреса и команд после нисходящего фронта такта.
Data Input Setup Time Before Clock, Data Input Hold Time After Clock , то же, что и вышеуказанные, но для данных.
Tck max , SDRAM Device Maximum Cycle Time - максимальный период цикла устройства.
Tdqsq max , DDR SDRAM Device DQS - DQ Skew for DQS and associated DQ signals - максимальный сдвиг между стробом DQS и связанными с ним сигналами данных.
Tqhs , DDR SDRAM Device Read Data Hold Skew Factor - максимальный сдвиг "запирания" считанных данных.
Tch, Tcl , CK high / low pulse width - длительность высокого/низкого уровня тактовой частоты CK .
Thp , CK half pulse width - длительность полупериода тактовой частоты CK .
Max Async Latency - максимальное время асинхронной задержки. Параметр управляет длительностью асинхронной задержки, зависящей от времени, необходимого для передачи сигнала от контроллера памяти до самого дальнего модуля памяти и обратно. Опция существует в процессорах фирмы AMD (Athlon\Opteron).
DRAM Read Latch Delay - задержка, устанавливающая время, необходимое для "запирания" (однозначного распознавания) конкретного устройства. Актуально при повышении нагрузки (числа устройств) на контроллер памяти.
Trpre , Read preamble - время, в течение которого контроллер памяти откладывает активацию приёма данных перед чтением, во избежание повреждения данных.
Trpst, Twpre, Twpst , Write preamble, read postamble, write postamble - то же для записи и после приёма данных.
Read\write Queue Bypass - определяет число раз, которое самый ранний запрос в очереди может быть обойден контроллером памяти, прежде чем быть выполненным.
Bypass Max - определяет, сколько раз самая ранняя запись в DCQ может быть обойдена, прежде чем выбор арбитра будет аннулирован. При установке в 0 выбор арбитра всегда учитывается.
SDRAM MA Wait State , Read Wait State установка 0-2-тактного опережения адресной информации перед подачей сигнала CS#.
Turn-Around Insertion - задержка между циклами. Добавляет задержку в такт между двумя последовательными операциями чтения/записи.
DRAM R/W Leadoff Timing , rd / wr command delay - задержка перед выполнением команды чтения/записи. Обычно составляет 8/7 или 7/5 тактов соответственно. Время от подачи команды до активации банка.
Speculative Leadoff , SDRAM Speculative Read. Обычно в память поступает сначала адрес, затем команда на чтение. Поскольку на расшифровку адреса уходит относительно много времени, можно применить упреждающий старт, подав адрес и команду подряд, без задержки, что повысит эффективность использования шины и снизит простои.
Twtr Same Bank , Write to Read Turnaround Time for Same Bank - время между прекращением операции записи и подачей команды на чтение в одном банке.
Tfaw , Four Active Windows - минимальное время активности четырех окон (активных строк). Применяется в восьмибанковых устройствах.
Strobe Latency . Задержка при посылке строб-импульса (селекторного импульса).
Memory Refresh Rate . Частота обновления памяти.
Также хотелось бы упомянуть о самом главном вопросе - вопросе об источниках. Именно от его качества и зависит то, насколько точным будет материал. Утверждением всех стандартов оперативной памяти занимается организация JEDEC, поэтому вопрос о компетентности снимается. Исключением являются последние материалы (Intel, Dron "t), обладающие рядом неточностей и опечаток, которые использовались как вспомогательные.
Использованные материалы:
1. DDR SDRAM " JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79E May 2005 Double Data Rate (DDR) SDRAM Specification (Revision of JESD79D) "
2. DDR2 SDRAM SPECIFICATION JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79-2C (Revision of JESD79-2B) MAY 2006
3. 4_01_02_04R13 Appendix D, Rev. 1.0: SPD"s for DDR SDRAM
4. Intel® 965 Express Chipset Family Datasheet
5. Статья Dron"t

Другие идентичные названия опции: DRAM 1T/2T Command, SDRAM Command Rate.

DRAM Command Rate - это так называемый командный тайминг, функция задержки между этапами работы контроллера DRAM (микросхемы, которая управляет памятью). составляют отдельную настраиваемую группу опций BIOS. В этой статье мы попробуем разобраться, какое значение данной функции является оптимальным и почему.

Для наилучшего понимания смысла рассматриваемой опции необходимо проследить процесс чтения данных из памяти. Изначальный запрос на чтение информации, посылаемый операционной системой контроллеру памяти, не содержит в себе точных «координат», уникального физического адреса запрашиваемых данных. Система передает лишь условное обозначение, виртуальный адрес, с которым начинает работать контроллер памяти, преобразуя его в физический адрес. В то же самое время контроллер выполняет активацию банка памяти, содержащего необходимую системе информацию. Это происходит через присвоение сигнала этому банку с помощью команды Chip Select. Результатом конвертации или декодирования виртуального адреса является необходимый физический адрес данных; после его получения контроллер приступает к выполнению команд чтения.

То есть, проще говоря, вместо немедленной инициализации операции чтения контроллер задерживается для проведения конвертации адресов. Интервал тайминга прямо пропорционален объему обрабатываемой памяти и количеству ее банков. Соответственно, при увеличении «объема работ» контроллеру для проведения данной операции потребуется больше времени.

Тайминг BIOS DRAM Command Rate предоставляет возможность пользователю самостоятельно определить интервал вышеописанной задержки, выбрав между значениями 1Т или 2Т (такт).

Стоит ли включать опцию?

Казалось бы, выбор очевиден: чем меньше интервал задержки, тем быстрее обработка команд контроллера. Однако это не совсем так. Понятно, что при увеличении времени ожидания контроллер излишне задерживается и отправляет команды позже, чем нужно. В результате этого снижается быстродействие памяти, а также ухудшается производительность ОЗУ. Но при использовании слишком малого значения тайминга управляющая памятью микросхема просто не успевает выполнить декодирование и отправку адресов, вследствие чего информация может быть повреждена или утеряна.

В некоторых моделях и версиях BIOS встречается также третий вариант - Auto (или By SPD). Присвоение функции такого значения приведет к тому, что интервал будет взят из информации, запрограммированной производителем в микросхеме SPD (Serial Presence Detect).

Прежде чем экспериментировать с быстрым интервалом в 1Т, стоит изучить техническую документацию материнской платы на предмет такой возможности. Если нет уверенности в совершаемых действиях, то рекомендуем остановиться на значении Auto.

Особый интерес представляет возможность повысить производительность системы с помощью настройки работы памяти (другой часто используемый термин "твикинг" памяти, от tweaking). Соответствующее иследование мы провели на примере платы Abit KX7-333 , как имеющей один из самых богатых наборов различных настроек памяти доступных через BIOS.

В тестовой системе было использовано следующее оборудование:

  • Материнская плата Abit KX7-333;
  • 256 Мбайт PC2100 DDR SDRAM, производства Samsung;
  • Процессор AMD Athlon XP 1600+
  • Видеокарта MX440 на чипе NVidia GeForce4 64Mb (NVIDIA Detonator v28.32);
  • Звуковая карта Creative Live 5.1;
  • Жесткий диск IBM DTLA 307030 30Gb;
  • блок питания PowerMan 250W;
  • Операционная система Windows 2000 English SP1

Для демонстрации возможностей тонкой настройки памяти использовался тест Sisoft Sandra 2002 и игра Quake3 (производительность которой очень сильно зависит от пропускной способности памяти). Для большей наглядности я буду изменять каждый параметр отдельно и приводить значение производительности.

Тест с установками по умолчанию

Итак, начальные параметры:
  • CAS Latency = 2.5Т
  • Bank Interleave = Disable
  • DRAM Command Rate = 2T
  • Trp = 3T
  • Tras = 6T
  • Trcd = 3T
  • Частота FSBЧастота работы памяти = 133Мгерц133Мгерц
Тест Значение
Sandra (Int) 1907
Sandra (Float) 1776
Quake3 (Fastest) 218,1 fps

Bank Interleave - 2 Bank

Изменяем параметр Bank Interleave, устанавливаем значение 2 Bank. Вообще этот параметр предназначен для управления доступом к открытым банкам памяти. Возможные значения: None, 2 Bank, 4 Bank (иногда 2-Way/4-Way). Наиболее производительным является 4 Bank.

DRAM Command Rate - 1Т

Далее изменяем параметр DRAM Command Rate. Устанавливаем значение 1Т, при этом оставляем Bank Interleave равным 4 Bank. Параметр DRAM Command Rate появился еще в чипсете KT266. С его помощью мы можем вручную изменять задержки при передачи данных между чипсетом и памятью. Возможные значения 2T, 1T (наиболее быстрым является 1Т). Отметим, что это один из тех параметров, которые существенно влияют на производительность подсистемы памяти.

Тест Значение
Sandra (Int) 1965
Sandra (Float) 1864
Quake3 (Fastest) 235,0 fps

CAS Latency - 2Т

Следующим изменяем параметр CAS Latency. Устанавливаем значение 2Т, при этом остальные настройки не трогаем (т.е. Bank Interleave=4 Bank, DRAM Command Rate=1Т). CAS Latency - это то количество тактов, через которое память реагирует на запрос чтения. Чем меньше это значение, тем лучше. Возможные варианты: 2.5Т, 2Т. Наиболее важный, с точки зрения производительности, параметр работы памяти.

Тест Значение
Sandra (Int) 2024
Sandra (Float) 1901
Quake3 (Fastest) 239,7 fps

Итак, мы имеем оптимально настроенную подсистему памяти, с точки зрения стабильности и скорости. Однако, если Вы имеете качественную память, то изменяя параметры Trp (Precharge to Active), Tras (Active to precharge) и Trcd (Active to CMD), мы можем получить еще небольшую прибавку в скорости.

Trp =2T, Tras=5T и Trcd=2T

Модуль памяти 256 Мбайт PC2100 DDR SDRAM, производства Samsung, за все время тестирования (был куплен в январе этого года) зарекомендовал себя самым положительным образом. Поэтому я смело установил следующие значения: Trp =2T, Tras=5T и Trcd=2T (значения по умолчанию 3Т, 6Т и 3Т).

Тест Значение
Sandra (Int) 2039
Sandra (Float) 1906
Quake3 (Fastest) 245,0 fps

Итак, после тонкой настройки памяти прирост производительности составил ~7.5 процентов по тесту Sandra и более 12 процентов в игре Quake3!

DDR333 (PC2700)

А теперь давайте посмотрим, что может дать установка памяти в режим DDR333 (или PC2700). Тестовый модуль памяти смог заработать на такой частоте только на следующих таймингах:

  • CAS Latency = 2Т
  • Bank Interleave = 4 Bank
  • DRAM Command Rate = 1T
  • Trp = 3T
  • Tras = 6T
  • Trcd = 3T
  • Частота FSB Частота работы памяти = 133Мгерц 166 Мгерц
Тест Значение
Sandra (Int) 2052
Sandra (Float) 1932
Quake3 (Fastest) 255,1 fps

Сводная таблица

Для более удобного восприятия этой информации, я оформлю результаты в виде таблицы:

No Частота
FSB MEM
(Мгерц)
Тайминги Sandra Quake3 (fps) Прирост в Q3(%) Частота
процеcсора
(рейтинг)
1 133133 Dis, 2T, 2.5T-3T-6T-3T 1907 / 1776 218,1 - XP 1600+
2 133133 2 Bank, 2T, 2.5T-3T-6T-3T 1911 / 1791 222,9 2,2 XP 1600+
3 133133 4 Bank, 2T, 2.5T-3T-6T-3T 1925 / 1806 227,3 4,2 XP 1600+
4 133133 4 Bank, 1T, 2.5T-3T-6T-3T 1965 / 1864 235,0 7,7 XP 1600+
5 133133 4 Bank, 1T, 2T-3T-6T-3T 2024 / 1901 239,7 9,9 XP 1600+
6 133133 4 Bank, 1T, 2T-2T-5T-2T 2039 / 1906 245,0 12,3 XP 1600+
7 133166 4 Bank, 1T, 2T-3T-6T-3T 2052 / 1932 255,1 16,9 XP 1600+
8 166166 4 Bank, 1T, 2T-3T-6T-3T 2426 / 2272 307,2 40,8 XP 2100+

Выводы

Стандартными настройками являются следующие параметры:

  • CAS Latency = 2Т
  • Bank Interleave = 4 Bank
  • DRAM Command Rate = 1T
  • Trp = 3T
  • Tras = 6T
  • Trcd = 3T

Поэтому конфигурации с 1 по 4 интересны только с теоретической точки зрения. Правда иногда неопытные сборщики не выставляют правильные параметры, и пользователь теряет значительную часть производительности. В другом случае, попытка сэкономить деньги на качестве оперативной памяти так же приводит к потере до 5-10% производительности. Причем это очень большие цифры; для примера разница в 5-10 fps в тесте Quake3 (Fastest), это разница между процессорами XP1600+ и XP1700+ (разница в рейтинге 100, в реальной частоте процессора - 66Mhz).

Обратите внимание на разницу в производительности 5 и 7 конфигурации, она приблизительно равна 6.5%. Это приблизительный прирост производительности при переходе на DDR333 (пример: апгрейд с KT266A на KT333).

Обращаем внимание на последнюю строчку - на показатели теста Sandra. Вот какой значительный прирост производительности можно получить, установив синхронный режим работы процессора и памяти (166 и 166 Mhz). Показатели теста Quake3 здесь беcполезны, так как процессор разогнан с 1400 до 1750 Mhz.

В этом режиме отсутствуют задержки при согласовании сигналов и, начиная с частоты 166 Мгерц, используется делитель 1/5 для частоты PCI (2/5 для AGP), что автоматически означает работу контроллера жестких дисков на стандартной частоте PСI (33 Mhz).

Естественно, весь этот материал имеет ценность только для компьютерного энтузиаста, цель которого - выжать максимум из имеющегося в наличии железа. А для большинства обычных пользователей, я думаю, вполне достаточно знать то, что можно установить все тайминги в значения, определенные производителем памяти. Для этого предназначен параметр "DRAM Timing". Возможные значения: "Manual" - параметры устанавливаются вручную, "By SPD" - устанавливаются по умолчанию (SPD = Serial Presence Detect). Конечно, производители памяти немного подстраховываются и несколько завышают тайминги работы. В результате производительность несколько меньше, чем при ручной установке параметров.

Как может заметить читатель, я изменял не все имеющиеся в нашем распоряжении параметры. А параметров работы памяти у платы Abit KX7-333 наибольшее количество (больше чем у плат Epox). Скажу следующее - все рассмотренные параметры есть практически в каждой плате среднего и высшего класса, этакий "джентльменский набор". Другие параметры (за исключением Queue Depth) - это довольно специфические параметры, которые слабо влияют на производительность, но иногда очень полезные для улучшения стабильности работы памяти разных производителей (есть даже такие тонкости) и работы в разных конфигурациях модулей памяти.

И последнее. Для достижения стабильной работы при агрессивных (низких) таймингах очень полезно повышать напряжение на памяти (Vmem). Правда, при этом повышается тепловыделение, но для предотвращения перегрева можно использовать радиаторы для памяти.

Оверклокеру важно помнить и то, что очень часто препятствием для разгона становится неспособность памяти работать на высоких частотах. Поэтому, иногда есть смысл повысить тайминги памяти (производительность чуть упадет), но за счет этого появляется возможность достигнуть более высоких частот FSB (возросшая частота процессора даст куда большую прибавку производительности).



 

Пожалуйста, поделитесь этим материалом в социальных сетях, если он оказался полезен!